高精度・低消費のアナログICメーカーとして実績のある、リコー電子デバイスの製造技術を使用した半導体試作サービスです。 複数のお客様が同じマスクに相乗りする事で、少量 (40個~) のLSIチップを低価格で試作できます。要素技術開発、回路のシリコン検証で企業や大学の研究室様でご利用いただいています。
ファウンダリは日本国内の0.6 µm と0.35 µm のプロセスをご用意しています。プロセス適合性確認、IP開発にもご活用ください。
基本的なアナログIP、デジタルIP、IOセルも提供可能です。詳細はお問い合わせください。
また、お客様の設計をサポートするデザインサービスも提供しております。
さらに当シャトルサービスでの試作評価後に製品化が決定した際には、マニュファクチャリングサービスでの少量生産や量産化のファウンドリもご相談ください。
スケジュールはお問い合わせください。
項目 | 0.6 µm (RIS600) | 0.35 µm (RIS350) |
---|---|---|
FAB | リコー電子デバイスやしろ工場 (兵庫県加東市) | |
PDK, IP *1 | Analog / Digital / IO (Cadence) |
Analog / Digital / IO (Cadence or Silvaco) |
標準エリアサイズ (スクライブライン含む) | 4.8 mm × 6.0 mm (0.6 µm) | 5.1 mm × 5.1 mm (0.35 µm) |
チップ厚 | 400 µm *2 | |
サンプル形態 | ダイシング後のベアチップ *2 | |
サンプル数 | 40個 *2 | |
標準納期 | 3ヶ月 (データ締め切りからベアチップ納入まで) | |
試作事例 | 耐圧30 Vまでの高耐圧デバイスを利用したIC
|
動作電圧5.5 VまでのミックスシグナルIC (Logic: 10Kゲート程度)
|
Feature / Process | 0.6 µm (RIS600) | 0.35 µm (RIS350) |
---|---|---|
Max. Operating Voltage for LV core Tr. (Typ) | 5.5 V (5 V) | 3.6 V (3.3 V) / 6.5 V (6 V) |
Multi Vth (Low, Dep) | ![]() |
![]() |
20 V Transistor Option | ![]() |
(高耐圧無し) |
30 V Transistor Option | (高耐圧無し) | |
V-PNP | ![]() |
![]() |
Triple Well | ![]() |
![]() |
High Resistivity Polysilicon | ![]() |
![]() |
Low TC Polysilicon | ![]() |
|
PiP Capacitor | (PiP無し) | ![]() |
Laser Trimming Technology | ![]() |
![]() |
Number of Metal Layers | 3 | 3 |
Buffer Coat (PBO) | ![]() |
![]() |